PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06266834 A

(43) Date of publication of application: 22.09.94

(51) Int. CI

G06F 15/66

G06F 15/64

G09G 5/36

H04N 1/393

(21) Application number: 05051786

(71) Applicant:

JAPAN RADIO CO LTD

(22) Date of filing: 12.03.93

(72) Inventor:

NAKAZAWA KAZUYUKI


(54) DEVICE AND METHOD FOR MAGNIFYING AND REDUCING RECTANGULAR PICTURE

(57) Abstract:

PURPOSE: To attain magnified/reduced transfer without specifying a magnification value and to remove overhead relating to the specification of the magnification value at an accurate magnification value.

CONSTITUTION: After presetting DDA items or the like (102 to 104), the DDA operation of REG is executed (109 to 111), and when the carry of the REG is generated (112), the carry is used as an enable signal ENB. A reading address counter in a source side frame memory at the time of magnified transfer and a writing address counter in a destination side frame memory at the time of reduced transfer are respectively controlled by the enable signal ENB.

COPYRIGHT: (C)1994,JPO&Japio



(19)日本国特許庁 (JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平6-266834

(43)公開日 平成6年(1994)9月22日

(51) Int. Cl. 5		識別記号		庁内整理番号	FI	技術表示箇所
G 0 6 F	15/66	355	D	8 4 2 0 - 5 L		
	15/64	450	E	7631-5L		
G 0 9 G	5/36			8121-5G		
H 0 4 N	1/393			4 2 2 6 - 5 C		•

審査請求 未請求 請求項の数8 〇L (全13頁)

(21)出願番号

特願平5-51786

(22)出願日

平成5年(1993)3月12日

(71)出願人 000004330

日本無線株式会社

東京都三鷹市下連雀5丁目1番1号

(72) 発明者 中沢 和之

東京都三鷹市下連雀五丁目1番1号 日本

無線株式会社内


(74)代理人 弁理士 吉田 研二 (外2名)

(54) 【発明の名称】矩形画像の拡大縮小装置及び方法

(57) 【要約】

【目的】 倍率値指定を廃止しつつ拡大縮小転送可能に し、正確な倍率でかつ倍率値指定に係るオーバヘッドを なくす。

【構成】 DDA諸元等をプリセットした上で(102~104)、REGについてDDA操作を実行し(109~111)、REGのキャリが発生した場合に(112)これをイネーブル信号ENBとして使用する。拡大転送時にはソース側フレームメモリのリードアドレスカウンタを、縮小転送時にはディスティネーション側フレームメモリのライトアドレスカウンタを、イネーブル信号ENBにより制御する。



【特許請求の範囲】

【請求項1】 ソース側フレームメモリからの読み出し アドレスを計数により発生させる読み出しアドレスカウ ンタと、ディスティネーション側フレームメモリへの書 き込みアドレスを計数により発生させる書き込みアドレ スカウンタと、ソース側フレームメモリから読み出され たデータがディスティネーション側フレームメモリの複 数個のアドレスに重複して書き込まれるよう、読み出し アドレスカウンタの計数動作を適宜禁止することにより ソース側フレームメモリからの読み出しアドレスを重複 発生させる拡大転送制御手段と、を備え、ソース側フレ ームメモリ上にデータとして格納されている矩形画像を ディスティネーション側フレームメモリ上に拡大して転 送格納する矩形画像の拡大装置において、

拡大転送制御手段が、

ソース側フレームメモリ上にデータとして格納されてい る矩形画像の一辺を短軸として、この矩形画像を転送格 納すべきディスティネーション側フレームメモリの矩形 領域の一辺を長軸としてそれぞれ扱いつつ、短軸の長さ を示す短軸値及び長軸の長さを示す長軸値に基づきディ 20 ジタル微分解析の諸元を演算する手段と、

演算により得られた諸元に基づきディジタル微分解析を 実行することにより、読み出しアドレスカウンタの計数 動作を禁止するタイミングを決定する手段と、

その結果に基づき読み出しアドレスカウンタの計数動作 を制御する手段と、

を備え、

短軸値及び長軸値の指定に応じてソース側フレームメモ リからディスティネーション側フレームメモリに矩形画 像に係るデータの拡大転送を実行することを特徴とする 矩形画像の拡大装置。

【請求項2】 ソース側フレームメモリからの読み出し アドレスを計数により発生させる読み出しアドレスカウ ンタと、ディスティネーション側フレームメモリへの書 き込みアドレスを計数により発生させる書き込みアドレ スカウンタと、ソース側フレームメモリから読み出され たデータの一部が間欠的に削除されつつディスティネー ション側フレームメモリに書き込まれるよう、書き込み アドレスカウンタの計数動作を適宜禁止することにより ディスティネーション側フレームメモリへの書き込みア 40 ドレスを重複発生させる縮小転送制御手段と、を備え、 ソース側フレームメモリ上にデータとして格納されてい る矩形画像をディスティネーション側フレームメモリ上 に縮小して転送格納する矩形画像の縮小装置において、 縮小転送制御手段が、

ソース側フレームメモリ上にデータとして格納されてい る矩形画像の一辺を長軸として、この矩形画像を転送格 納すべきディスティネーション側フレームメモリの矩形 領域の一辺を短軸としてそれぞれ扱いつつ、長軸の長さ

ジタル微分解析の諸元を演算する手段と、

演算により得られた諸元に基づきディジタル微分解析を 実行することにより、書き込みアドレスカウンタの計数 動作を禁止するタイミングを決定する手段と、

その結果に基づき書き込みアドレスカウンタの計数動作 を制御する手段と、

を備え、

長軸値及び短軸値の指定に応じてソース側フレームメモ リからディスティネーション側フレームメモリに矩形画 像に係るデータの縮小転送を実行することを特徴とする 矩形画像の縮小装置。

【請求項3】 矩形画像をデータとして格納するソース 側フレームメモリと、

ソース側フレームメモリとからデータとして転送される 矩形画像を格納可能なディスティネーション側フレーム メモリと、

請求項1又は2記載の矩形画像の拡大装置又は縮小装置 ٤,

を備えることを特徴とする画像処理装置。

【請求項4】 ソース側フレームメモリ上にデータとし て格納されている矩形画像の一辺を短軸として、この矩 形画像を転送格納すべきディスティネーション側フレー ムメモリの矩形領域の一辺を長軸としてそれぞれ扱いつ つ、短軸の長さを示す短軸値及び長軸の長さを示す長軸 値に基づきディジタル微分解析の諸元を演算する手段 と、

演算により得られた諸元に基づきディジタル微分解析を 実行することにより、ソース側フレームメモリからの読 み出しアドレスを計数により発生させる読み出しアドレ スカウンタの計数動作を禁止するタイミングを決定する 手段と、

その結果に基づき読み出しアドレスカウンタの計数動作 を制御することにより、計数動作の禁止タイミングにお いて重複発生するよう、ソース側フレームメモリからの 読み出しアドレスを制御する手段と、

を備え、

短軸値及び長軸値の指定に応じてソース側フレームメモ リからディスティネーション側フレームメモリに矩形画 像に係るデータの拡大転送を制御することを特徴とする 矩形画像の拡大転送制御装置。

【請求項5】 ソース側フレームメモリ上にデータとし て格納されている矩形画像の一辺を長軸として、この矩 形画像を転送格納すべきディスティネーション側フレ-ムメモリの矩形領域の一辺を短軸としてそれぞれ扱いつ つ、長軸の長さを示す長軸値及び短軸の長さを示す短軸 値に基づきディジタル微分解析の諸元を演算する手段

演算により得られた諸元に基づきディジタル微分解析を 実行することにより、ディスティネーション側フレーム を示す長軸値及び短軸の長さを示す短軸値に基づきディ 50 メモリへの書き込みアドレスを計数により発生させる書

1.0

3

き込みアドレスカウンタの計数動作を禁止するタイミングを決定する手段と、

その結果に基づき書き込みアドレスカウンタの計数動作を制御することにより、計数動作の禁止タイミングにおいて重複発生するよう、ディスティネーション側フレームメモリへの書き込みアドレスを制御する手段と、 を備え、

長軸値及び短軸値の指定に応じてソース側フレームメモリからディスティネーション側フレームメモリに矩形画像に係るデータの縮小転送を制御することを特徴とする矩形画像の縮小転送制御装置。

【請求項6】 ソース側フレームメモリ上にデータとして格納されている矩形画像の一辺を短軸として、この矩形画像を転送格納すべきディスティネーション側フレームメモリの矩形領域の一辺を長軸としてそれぞれ扱いつつ、短軸の長さを示す短軸値及び長軸の長さを示す長軸値に基づきディジタル微分解析の諸元を演算し、

演算により得られた諸元に基づきディジタル微分解析を 実行することにより、ソース側フレームメモリからの読 み出しアドレスを計数により発生させる読み出しアドレ 20 スカウンタの計数動作を禁止するタイミングを決定し、 その結果に基づき読み出しアドレスカウンタの計数動作 を制御することにより、計数動作の禁止タイミングにお いて重複発生するよう、ソース側フレームメモリからの 読み出しアドレスを制御することにより、

ソース側フレームメモリにデータとして格納されている 矩形画像をディスティネーション側フレームメモリに拡 大して転送することを特徴とする矩形画像の拡大転送方 法。

【請求項7】 ソース側フレームメモリ上にデータとして格納されている矩形画像の一辺を長軸として、この矩形画像を転送格納すべきディスティネーション側フレームメモリの矩形領域の一辺を短軸としてそれぞれ扱いつつ、長軸の長さを示す長軸値及び短軸の長さを示す短軸値に基づきディジタル微分解析の諸元を演算し、

演算により得られた諸元に基づきディジタル微分解析を 実行することにより、ディスティネーション側フレーム メモリへの書き込みアドレスを計数により発生させる書 き込みアドレスカウンタの計数動作を禁止するタイミン グを決定し、

その結果に基づき書き込みアドレスカウンタの計数動作を制御することにより、計数動作の禁止タイミングにおいて重複発生するよう、ディスティネーション側フレームメモリへの書き込みアドレスを制御することにより、ソース側フレームメモリにデータとして格納されている矩形画像をディスティネーション側フレームメモリに縮小して転送することを特徴とする矩形画像の縮小転送方法。

【請求項8】 請求項1乃至7記載の装置又は方法において、

ソース側フレームメモリ及びディスティネーション側フレームメモリが、n次元(nは2以上の整数)メモリであることを特徴とする装置又は方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ディスプレイ装置、プロッタ装置等において矩形画像を拡大縮小させる装置及び方式、即ち矩形画像の拡大縮小装置及び方法に関する。

[0002]

【従来の技術】ディスプレイ装置、プロッタ装置等の装置は、通常、表示すべき図形がビット展開されるフレムメモリを有している。画像信号等、表示に用いる信号は、フレームメモリ上のデータに応じて発生させる。フレームメモリに画像データを書き込み、あるいはフレームメモリから画像データを誘み出す際、すなわちフレームメモリをリード又はライトアクセスする際には、XY平にフローがカウントアップした時点でYアドレスカウンタがカウントアップした時点でYアドレスカウントさせ、さらにXアドレスの順次インクリメントから繰り返す、といった動作を実行する。

【0003】このような装置における矩形画像の拡大縮小は、ソース側フレームメモリからディスティネーション側フレームメモリへの転送格納として実現できる。すなわち、ソース側フレームメモリから画像データを読み出し、ディスティネーション側フレームメモリへ書き込む際、各フレームメモリへのアクセスに係るアドレスを発生させるX及びYアドレスカウンタの計数動作を制御することにより、拡大縮小転送を実現できる。

30 【0004】図6には、フレームメモリとしてソース側フレームメモリ27及びディスティネーション側フレームメモリ28を備える回路の構成が示されている。この図に示される回路は、ソース側フレームメモリ27のリードアドレス(XRA、YRA)及びディスティネーション側フレームメモリ28のライトアドレス(XWA、YWA)を発生させ、ソース側フレームメモリ27からのリードとディスティネーション側フレームメモリ27上の矩形画像をディスティネーション側フレームメモリ27上の矩形画像をディスティネーション側フレームメモリ28へ転送する回路である。

【0005】ソース側フレームメモリ27のリードアドレス(XRA、YRA)は、それぞれ、Xリードアドレスカウンタ23及びYリードアドレスカウンタ24によって生成される。また、ディスティネーション側フレームメモリ28のライトアドレス(XWA、YWA)は、それぞれ、Xライトアドレスカウンタ25及びYライトアドレスカウンタ26によって生成される。いずれのアドレスカウンタ23~26もイネーブル端子を有しているため、各アドレスカウンタ23~26の計数動作は、

50 対応するコントローラ21又は22から供給されるイネ

ーブル信号ENBをオン/オフさせることにより、許可 /禁止することができる。

【0006】後述するように、コントローラ21及び2 2の出力であるイネーブル信号ENBは、カウンタ32 の計数値COUNTがカウントアップする周期でオンす る。従って、例えばリードアドレスカウンタ23及び2 4をイネーブル信号ENBによる計数動作許可/禁止制 御下におくことにより、ソース側フレームメモリ27の リードアドレス(XRA, YRA)を、イネーブル信号 ENBがオンしている(ENB=1) 時点においてのみ 変化(インクリメント又はデクリメント)し、イネーブ ル信号ENBがオフしている(ENB=0)時点におい ては直前の値が維持されるよう、制御できる。逆に、例 えばライトアドレスカウンタ25及び26をイネーブル 信号ENBによる計数動作許可/禁止制御下におくこと により、ディスティネーション側フレームメモリ28の ライトアドレス (XWA, YWA) を、イネーブル信号 ENBがオンしている時点においてのみ変化(インクリ メント又はデクリメント)し、イネーブル信号ENBが オフしている(ENB=0)時点においては直前の値が 維持されるよう、制御できる。

【0007】例えばソース側フレームメモリ27上の矩 形画像をディスティネーション側フレームメモリ28に 拡大転送する場合には、イネーブル信号ENBをリード アドレスカウンタ23及び24に供給してソース側フレ ームメモリ27のリードアドレス (XRA, YRA) を 発生させる。例えばイネーブル信号ENBが0、0、 1、0、0、1…というように変化していく場合、その 計数値であるリードアドレスは0、0、1、1、1、2 カウンタ25及び26に単調な計数動作を実行させれ ば、ディスティネーション側フレームメモリ28のライ トアドレス (XWA, YWA) は例えば 0、1、2、 3、4、5…というように変化する。従って、リードア ドレス 0 、 0 、 1 、 1 、 1 、 2 … のデータ (DATA) がライトアドレス 0、 1、 2、 3、 4、 5…に転送格納 されることになる。このように、イネーブル信号ENB がオフしている期間においてリードアドレスを重複発生 (すなわち直前の値と同じ値を発生) させることによ リ27上の矩形画像をディスティネーション側フレーム メモリ28に縮小転送する場合には、イネーブル信号E NBをライトアドレスカウンタ25及び26に供給して ディスティネーション側フレームメモリ28のライトア ドレス (XWA、YWA) を発生させる一方で、リード アドレスカウンタ23及び24に単調な計数動作を実行 させてソース側フレームメモリ27のリードアドレス

【0008】 このように、ソース側フレームメモリ27 3)。 この様なプリセット動作が終了するとからディスティネーション側フレームメモリ28への矩 50 304~313の繰り返し動作に移行する。

(XRA. YRA)を発生させればよい。

形画像の拡大縮小転送は、イネーブル信号ENBの発生 制御により実現できる。図7にはコントローラ21又は 22として用い得る回路の構成が、図8にはその動作の 流れが、それぞれ示されている。

【0009】図7に示される回路は、ソース側フレームメモリ27上の矩形画像をディスティネーション側フレームメモリ28へ転送する際に、定数D倍の拡大縮小を行わせるよう、イネーブル信号ENBを発生させる回路である。

【0010】この図の回路は、長軸カウンタ31、カウンタ32及び比較器33から構成されている。長軸カウンタ31は、矩形画像の長軸値しがNとしてプリセットされるダウンカウンタである。このカウンタ31がカウントアップすると、拡大縮小転送に係る動作が終了の場合には拡大後の矩形画像の一辺の長さを、縮小転送の場合には縮小前の矩形画像の一辺の長さを、それぞれ示している。図7の回路をX側のコントローラ21として用いる場合には長軸値しとしてそのX値であるXしを、Y側のコントローラ22として用いる場合にはそのY値であるYLを、長軸カウンタ31にプリセットする。

【0011】カウンタ32は、イネーブル信号ENBが0、すなわちオフしている場合にその内容COUNTがインクリメントされるアップカウンタである。イネーブル信号ENBが1、すなわちオンすると、カウンタ32はクリアされる(CLEAR)。

発生させる。例えばイネーブル信号ENBが0、0、1 、0 、0 、1 … というように変化していく場合、その計数値であるリードアドレスは0 、0 、1 、1 、1 、2 … というように変化する。この一方で、ライトアドレス 1 の拡大縮小倍率を示す値であり、使用者は、自己が必要カウンタ2 5 及び2 6 に単調な計数動作を実行させれば、ディスティネーション側フレームメモリ2 8 のライトアドレス(XWA、YWA)は例えば0 、1 、2 、1 、1 、1 、1 、1 、1 、1 とする倍率に最も近い倍率(丸め込んだ倍率)をDに設定する。図1 に示される回路をコントローラ1 2 して用いる場合 X値 XDが、コントローラ1 2 として用いる場合 X値 XDが、コントローラ1 2 として用いる場合には Y値 YDが、それぞれ入力される。

【0014】 この図に示されるように、使用者は定数倍率値D及び長軸値Lを入力する(301)。 長軸カウンタ(NCOUNTER) 31には入力された長軸値Lが(302)、カウンタ(COUNTER) 32には0が、定数倍率値D>0(倍率>1)のときイネーブル信号ENBには0が、定数倍率値D=0(倍率=1)のときイネーブル信号ENBには1が、それぞれプリセットされる(303)。 この様なプリセット動作が終了すると、ステップ 304~313の繰り返し動作に移行する

【0015】上述のプリセット動作(ただしD>0とす る) 実行直後においては、まず、比較器33からイネー ブル信号ENB=0が出力される(304)。この時点 ではN=Lであり長軸カウンタ31はカウントアップし ていない(N≠0)(305)。従って、長軸カウンタ 31のダウンカウント (Nの1デクリメント) が実行さ れた後(307)、カウンタ32及び比較器33の動作 が継続される。

【0016】この時点では、イネーブル信号ENB=0 であるためカウンタ32はクリアされず(308)、カ ウンタ32の計数値COUNTの1インクリメントが実 行される。比較器33はカウンタ32の計数値COUN Tを倍率値Dと比較する(311)。この時点では計数 値COUNTは倍率値Dに至っていないから、比較器3 3の出力であるイネーブル信号は0を維持する(31 2)。続くステップ304においては、比較器33はイ ネーブル信号ENB=0を出力する。

【0017】以上の動作が繰り返し実行されると、カウ ンタ32の計数値COUNTはある時点で倍率値Dに至 る。すると、比較器33の判定条件が成立し、イネーブ 20 ル信号ENBが1となる(313)。続くステップ30 4においては、比較器33はイネーブル信号ENB=1 を出力する。

【0018】この後ステップ307をへて、ステップ3 08及び310においてカウンタ32がクリアされる。 すなわち、イネーブル信号ENB=1がカウンタ32の クリア信号CLEARとして機能する。これに伴い、比 較器33の出力であるイネーブル信号ENBは再び0と なる (311, 312, 304)。

【0019】従って、イネーブル信号ENBは、カウン タ32のカウントアップ周期毎に1となる。言い換えれ ば、倍率値Dに応じた周期でイネーブル信号ENBがオ ンする。この動作は、長軸カウンタ31の計数値Nが0 になるまで、繰り返される(305,306)。

【0020】このようにして得られるイネーブル信号E NBをリードアドレスカウンタ23又は24による計数 動作の許可/禁止制御に用いることにより、リードアド レスを倍率値Dに応じて定まる周期でインクリメントす ることができる。ライトアドレスカウンタ25及び26 の計数動作を単調に実行させておけば、リードアドレス 40 の重複発生に対しライトアドレスの単調発生となるか ら、ソース側フレームメモリ27からディスティネーシ ョン側フレームメモリ28への矩形画像の拡大転送が実 現される。逆に、イネーブル信号ENBをライトアドレ スカウンタ25又は26による計数動作の許可/禁止制 御に用いることにより、ライトアドレスを倍率値Dに応 じて定まる周期でインクリメントすることができる。リ ードアドレスカウンタ23及び24の計数動作を単調に 実行させておけば、ライトアドレスの重複発生に対しリ

メモリ27からディスティネーション側フレームメモリ 28への矩形画像の縮小転送が実現される。

【0021】また、コントローラ21及び22は、それ ぞれ長軸値しのX値XL又はY値YLに基づきイネーブ ル信号ENBを生成しているため、Y方向のアドレスカ ウンタ24及び26の計数動作は、X方向のアドレスカ ウンタ23及び25の計数動作が一回終了するごとに実 行される。

【0022】従って、この従来例によれば、ソース側フ 10 レームメモリ27の矩形画像を、ディスティネーション 側フレームメモリ28の矩形領域に、定数の倍率で拡大 縮小転送することが出来る。

[0023]

【発明が解決しようとする課題】しかし、このような操 作により矩形画像の拡大縮小転送を行う場合、定数の倍 率しか指定できない。従って、使用者は、必要な倍率が 装置にないとき、適当な倍率に丸め込むことを余儀無く され、また、必要な倍率の画像が正確に得られない。さ らに、使用者は、倍率値Dを計算して設定しなければな らない。このため、例えば拡大・縮小操作を連続的に実 行しようとする場合、オーバーヘッドも問題となる。

【0024】本発明は、このような問題点を解決するこ とを課題としてなされたものであり、矩形画像の拡大縮 小転送を行う際に、任意の倍率を指定でき、指定した倍 率の画像を正確に得ることができ、さらにオーバーヘッ ドも小さくすることができる装置及び方法を提供するこ とを目的とする。

[0025]

【課題を解決するための手段】このような目的を達成す るために、本発明の矩形画像の拡大装置は、ソース側フ レームメモリからの読み出しアドレスを計数により発生 させる読み出しアドレスカウンタと、ディスティネーシ ョン側フレームメモリへの書き込みアドレスを計数によ り発生させる書き込みアドレスカウンタと、ソース側フ レームメモリから読み出されたデータがディスティネー ション側フレームメモリの複数個のアドレスに重複して 書き込まれるよう、読み出しアドレスカウンタの計数動 作を適宜禁止することによりソース側フレームメモリか らの読み出しアドレスを重複発生させる拡大転送制御手 段と、を備え、拡大転送制御手段が、ソース側フレーム メモリ上にデータとして格納されている矩形画像の一辺 を短軸として、この矩形画像を転送格納すべきディステ ィネーション側フレームメモリの矩形領域の一辺を長軸 としてそれぞれ扱いつつ、短軸の長さを示す短軸値及び 長軸の長さを示す長軸値に基づきディジタル微分解析 (DDA) の諸元を演算する手段と、演算により得られ た諸元に基づきDDAを実行することにより、読み出し アドレスカウンタの計数動作を禁止するタイミングを決 定する手段と、その結果に基づき読み出しアドレスカウ ードアドレスの単調発生となるから、ソース側フレーム 50 ンタの計数動作を制御する手段と、を備え、短軸値及び

30

S

長軸値の指定に応じ、ソース側フレームメモリ上にデー タとして格納されている矩形画像をディスティネーショ ン側フレームメモリ上に拡大して転送格納することを特 徴とする。

【0026】また、本発明の矩形画像の縮小装置は、ソ ース側フレームメモリからの読み出しアドレスを計数に より発生させる読み出しアドレスカウンタと、ディステ ィネーション側フレームメモリへの書き込みアドレスを 計数により発生させる書き込みアドレスカウンタと、ソ ース側フレームメモリから読み出されたデータの一部が 10 間欠的に削除されつつディスティネーション側フレーム メモリに書き込まれるよう、書き込みアドレスカウンタ の計数動作を適宜禁止することによりディスティネーシ ョン側フレームメモリへの書き込みアドレスを重複発生 させる縮小転送制御手段と、を備え、縮小転送制御手段 が、ソース側フレームメモリ上にデータとして格納され ている矩形画像の一辺を長軸として、この矩形画像を転 送格納すべきディスティネーション側フレームメモリの 矩形領域の一辺を短軸としてそれぞれ扱いつつ、長軸の 長さを示す長軸値及び短軸の長さを示す短軸値に基づき DDAの諸元を演算する手段と、演算により得られた諸 元に基づきDDAを実行することにより、書き込みアド レスカウンタの計数動作を禁止するタイミングを決定す る手段と、その結果に基づき書き込みアドレスカウンタ の計数動作を制御する手段と、を備え、長軸値及び短軸 値の指定に応じ、ソース側フレームメモリ上にデータと して格納されている矩形画像をディスティネーション側 フレームメモリ上に縮小して転送格納することを特徴と する。

【0027】本発明の画像処理装置は、矩形画像をデー 夕として格納するソース側フレームメモリと、ソース側 フレームメモリとからデータとして転送される矩形画像 を格納可能なディスティネーション側フレームメモリ と、本発明の矩形画像の拡大装置又は縮小装置と、を備 えることを特徴とする。

【0028】さらに、本発明の矩形画像の拡大転送制御 装置は、ソース側フレームメモリ上にデータとして格納 されている矩形画像の一辺を短軸として、この矩形画像 を転送格納すべきディスティネーション側フレームメモ リの矩形領域の一辺を長軸としてそれぞれ扱いつつ、短 40 軸の長さを示す短軸値及び長軸の長さを示す長軸値に基 づきDDAの諸元を演算する手段と、演算により得られ た諸元に基づきDDAを実行することにより、ソース側 フレームメモリからの読み出しアドレスを計数により発 生させる読み出しアドレスカウンタの計数動作を禁止す るタイミングを決定する手段と、その結果に基づき読み 出しアドレスカウンタの計数動作を制御することによ り、計数動作の禁止タイミングにおいて重複発生するよ う、ソース側フレームメモリからの読み出しアドレスを 制御する手段と、を備え、短軸値及び長軸値の指定に応 50

じてソース側フレームメモリからディスティネーション 側フレームメモリに矩形画像に係るデータの拡大転送を 制御することを特徴とする。本発明の矩形画像の縮小転 送制御装置は、ソース側フレームメモリ上にデータとし て格納されている矩形画像の一辺を長軸として、この矩 形画像を転送格納すべきディスティネーション側フレー ムメモリの矩形領域の一辺を短軸としてそれぞれ扱いつ つ、長軸の長さを示す長軸値及び短軸の長さを示す短軸 値に基づきDDAの諸元を演算する手段と、演算により 得られた諸元に基づきDDAを実行することにより、デ ィスティネーション側フレームメモリへの書き込みアド レスを計数により発生させる書き込みアドレスカウンタ の計数動作を禁止するタイミングを決定する手段と、そ の結果に基づき書き込みアドレスカウンタの計数動作を 制御することにより、計数動作の禁止タイミングにおい て重複発生するよう、ディスティネーション側フレーム メモリへの書き込みアドレスを制御する手段と、を備 え、長軸値及び短軸値の指定に応じてソース側フレーム メモリからディスティネーション側フレームメモリに矩 形画像に係るデータの縮小転送を制御することを特徴と する。

【0029】本発明の矩形画像の拡大転送方法は、ソー ス側フレームメモリ上にデータとして格納されている矩 形画像の一辺を短軸として、この矩形画像を転送格納す べきディスティネーション側フレームメモリの矩形領域 の一辺を長軸としてそれぞれ扱いつつ、短軸の長さを示 す短軸値及び長軸の長さを示す長軸値に基づきDDAの 諸元を演算し、演算により得られた諸元に基づきDDA を実行することにより、ソース側フレームメモリからの 読み出しアドレスを計数により発生させる読み出しアド レスカウンタの計数動作を禁止するタイミングを決定 し、その結果に基づき読み出しアドレスカウンタの計数 動作を制御することにより、計数動作の禁止タイミング において重複発生するよう、ソース側フレームメモリか らの読み出しアドレスを制御することにより、ソース側 フレームメモリにデータとして格納されている矩形画像 をディスティネーション側フレームメモリに拡大して転 送することを特徴とする。

【0030】そして、本発明の矩形画像の縮小転送方法 は、ソース側フレームメモリ上にデータとして格納され ている矩形画像の一辺を長軸として、この矩形画像を転 送格納すべきディスティネーション側フレームメモリの 矩形領域の一辺を短軸としてそれぞれ扱いつつ、長軸の 長さを示す長軸値及び短軸の長さを示す短軸値に基づき DDAの諸元を演算し、演算により得られた諸元に基づ きDDAを実行することにより、ディスティネーション 側フレームメモリへの書き込みアドレスを計数により発 生させる書き込みアドレスカウンタの計数動作を禁止す るタイミングを決定し、その結果に基づき書き込みアド レスカウンタの計数動作を制御することにより、計数動

30

40

12

作の禁止タイミングにおいて重複発生するよう、ディスティネーション側フレームメモリへの書き込みアドレスを制御することにより、ソース側フレームメモリにデータとして格納されている矩形画像をディスティネーション側フレームメモリに縮小して転送することを特徴とする。

【0031】なお、本発明は、一般にn次元(nは2以上の整数)メモリであるソース側フレームメモリ及びディスティネーション側フレームメモリに適用できる。 【0032】

【0033】より詳細には、拡大転送制御手段には、ま ず短軸値及び長軸値が入力され、これらに基づきDDA の諸元が演算される。ここにいう短軸値とは、ソース側 フレームメモリ上にデータとして格納されている矩形画 像の一辺(短軸)の長さであり、長軸値とは、この矩形 画像を転送格納すべきディスティネーション側フレーム メモリの矩形領域の一辺(長軸)の長さである。DDA の諸元には、例えば、DDAにおける増分演算に必要な プリセット値や、短軸値に応じて設定される増分値、短 軸値と長軸値の差に応じて設定される減分値等がある。 拡大転送制御手段は、演算により得られた諸元に基づき DDAを実行する。読み出しアドレスカウンタの計数動 作を禁止するタイミングは、DDAの結果に応じ、例え ばDDAにおける増分演算の結果発生するキャリに応 じ、イネーブル信号のオフタイミングとして決定され る。拡大転送制御手段は、決定されたタイミングに基づ き読み出しアドレスカウンタの計数動作を制御する。 【0034】この様にDDAを実行して読み出しアドレ

【0034】この様にDDAを実行して読み出しアドレスカウンタの動作を制御することにより、使用者は、ソース側フレームメモリ上の矩形画像の一辺と、ディスティネーション側フレームメモリ上の矩形領域の一辺とを短軸値及び長軸値として入力するのみで足りることとなる。すなわち、拡大倍率は、短軸値及び長軸値により定まる倍率に正確に制御されることとなる。また、例えば拡大を連続して実行する場合等におけるオーバヘッドが 50

短縮される。

【0035】本発明の矩形画像の縮小装置においては、 上述した拡大装置と同様の原理により、矩形画像の縮小 転送が実現される。すなわち、上述の拡大転送制御手段 に代え、あるいはこれと共に、縮小転送制御手段が設け られる。縮小転送制御手段は、ソース側フレームメモリ から読み出されたデータの一部が間欠的に削除されつつ ディスティネーション側フレームメモリに書き込まれる よう、書き込みアドレスカウンタの計数動作を適宜禁止 することによりディスティネーション側フレームメモリ への書き込みアドレスを重複発生させる。その際、縮小 転送制御手段は、上述の拡大転送制御手段と同様、長軸 値及び短軸値の入力を受ける。この場合、長軸値とは、 ソース側フレームメモリ上にデータとして格納されてい る矩形画像の一辺(長軸)の長さを、短軸値とは、この 矩形画像を転送格納すべきディスティネーション側フレ ームメモリの矩形領域の一辺(短軸)の長さを、それぞ れ示している。縮小転送制御手段は、入力される長軸値 及び短軸値に基づくDDAの諸元の演算、演算により得 られた諸元に基づくDDA、その結果に基づく書き込み アドレスカウンタの計数動作禁止タイミングの決定、並 びにその結果に基づく書き込みアドレスカウンタの計数 動作の制御を実行する。

【0036】従って、本発明の矩形画像の縮小装置においては、使用者は、ソース側フレームメモリ上の矩形画像の一辺と、ディスティネーション側フレームメモリ上の矩形領域の一辺とを長軸値及び短軸値として入力するのみで足りることとなり、上述の拡大装置と同様、縮小倍率が長軸値及び短軸値により定まる倍率に正確に制御され、例えば縮小を連続して実行する場合等におけるオーバヘッドが短縮される。

【0038】そして、本発明の矩形画像の拡大転送制御装置は、上述の拡大転送制御手段として用い得る装置であり、その機能・作用は上述の拡大転送制御手段と同内容であり、本発明の矩形画像の拡大転送方法の機能・作用と同内容である。また、本発明の矩形画像の縮小転送制御装置は、上述の縮小転送制御手段として用い得る装置であり、その機能・作用は上述の縮小転送制御手段と

[0039]

【実施例】以下、本発明の好適な実施例について説明す る。

【0040】図1には、本発明の一実施例に係る装置の回路構成が示されている。この図に示される装置は、図6に示される装置と同様、矩形画像の拡大縮小転送を行20う構成である。

【0041】この図の回路は、ソース側フレームメモリ07からのリードとディスティネーション側フレームメモリ08へのライトを行うことにより、ソース側フレームメモリ07上の矩形画像をディスティネーション側フレームメモリ08へ転送する回路である。そのため、フレームメモリとしてソース側フレームメモリ07及びディスティネーション側フレームメモリ08を備えている。

【0042】ソース側フレームメモリ07からのリード アドレス (XRA, YRA) は、それぞれ、Xリードア ドレスカウンタ03及びYリードアドレスカウンタ04 により生成される。同様に、ディスティネーション側フ レームメモリ08へのライトアドレス (XWA, YW A) は、それぞれ、Xライトアドレスカウンタ05及び Y ライトアドレスカウンタ 0 6 により生成される。いず れのアドレスカウンタ03~06にも、イネーブル端子 が設けられているため、各アドレスカウンタ03~06 の計数動作は、対応するコントローラ01又は02から 供給されるイネーブル信号ENBをオン/オフさせるこ 40 とにより、許可/禁止することができる。図2には、コ ントローラ01又は02として使用し得る回路の構成が 示されている。この図に示される回路をコントローラ 0 1又は02として用いイネーブル信号を発生させること により、ソース側フレームメモリ07上の矩形画像がデ ィスティネーション側フレームメモリ08上に任意の倍 率で拡大縮小転送されるよう、各アドレスカウンタ03 ~06の動作を制御することができる。

【0043】この回路を用いた処理の特徴は、矩形画像の長軸値 L 及び短軸値 S に基づきディジタル微分解析

【0044】図2に示される回路は、演算器11、長軸カウンタ12、加算値セレクタ13、加算器14、初期値セレクタ15及びレジスタ16から構成されている。演算器11は、DDAの諸元であるプリセット値ML、増分値PD及び減分値MCを、長軸値L及び短軸値Sに基づき演算する。図2に示される回路をコントローラ01として用いる場合には、長軸値L及び短軸値SとしてそのX値XL及びXSを与える。逆に、コントローラ02として用いる場合には、長軸値L及び短軸値SとしてそのY値YL及びYSを与える。

【0045】長軸カウンタ12には、長軸値Lがプリセットされる。長軸カウンタ12はダウンカウンタであり、カウントアップすると矩形画像の拡大縮小転送動作が終了する。

30 【0046】初期値セレクタ15は、演算器11により 演算された諸元の一つであるプリセット値MLを、レジ スタ16にプリセットする機能を有している。プリセッ ト以後は、加算器14の出力をレジスタ16に供給す る。

【0047】加算器14は、レジスタ16の内容REGに加算値セレクタ13から供給される加算値ADDを加算して出力する。その際、加算値セレクタ13は、増分値PD及び減分値MCのいずれかを選択して加算値ADDとして加算器14に供給する。レジスタ16は、加算器14においてキャリCARが生じている場合、これをイネーブル信号ENBとする。

【0048】本実施例においては、このイネーブル信号 ENBを利用して、矩形画像の拡大縮小転送が実行される。例えば拡大を行う場合は、図2の構成を有するコントローラ01及び02から、イネーブル信号ENBをリードアドレスカウンタ03及び04のイネーブル信号 ENBは、後述するように、図2に示される回路のDD A動作の結果に応じてオンする(ENB=1)。リード 7ドレスカウンタ03及び04は、イネーブル信号EN

Bがオン(ENB=1)している時点で計数動作を実行し、ソース側フレームメモリ 0.70 のリードアドレス(X RA、YRA)を発生させる。イネーブル信号 ENBがオフしている(ENB=0)ときには、直前の値を維持する(重複発生させる)。

【0049】従って、ライトアドレスカウンタ05及び 06に単調な計数を実行させディスティネーション側フ レームメモリ08のライトアドレス(XWA, YWA) を発生させる一方で、図2の構成を有するコントローラ 01及び02からイネーブル信号ENBをリードアドレ スカウンタ03及び04に供給しコントローラ01及び 02の管理下でソース側フレームメモリ07のリードア ドレス (XRA, YRA) を発生させるようにすれば、 ソース側フレームメモリ07上の矩形画像をディスティ ネーション側フレームメモリ08に拡大転送することが できる。逆に、縮小を行う場合は、リードアドレスカウ ンタ03及び04に単調な計数を実行させソース側フレ ームメモリ 0 7 のリードアドレス (XRA, YRA) を 発生させる一方で、図2の構成を有するコントローラ0 1及び02からイネーブル信号ENBをライトアドレス 20 カウンタ05及び06にしコントローラ01及び02の 管理下でディスティネーション側フレームメモリ08の ライトアドレス (XWA, YWA) を発生させるように すればよい。

【0050】図3には、この実施例におけるコントローラ01及び02のイネーブル信号ENB発生動作が示されている。

【0051】この図に示されるように、使用者は、まず、長軸値L及び短軸値Sを入力する(101)。この入力に応じ、演算器11は、DDAの諸元であるプリセ 30ット値ML、増分値PD及び減分値MCに、それぞれーL、2S及び2(SーL)をプリセットする(102)。さらに、長軸カウンタ(NCOUNTER)12には長軸値Lが(103)、レジスタ(REGISTER)16にはプリセット値ML=-Lが、イネーブル信号ENBには0が(104)、それぞれプリセットされる。レジスタ16へのプリセット値MLのプリセットは、初期値セレクタ15により実行される。このようなプリセット動作が実行された後、ステップ105~114に係る繰り返し動作に移行する。

【0052】プリセット動作が終了した直後には、まず、レジスタ16からイネーブル信号ENB=0が出力される(105)。この時点では長軸カウンタ12の計数値Nはまだ0に至っていないから、ステップ106の判定条件であるN=0は成立せず、ステップ108に移行する。

【0053】 続くステップ 108 では、長軸カウンタ 120 の計数値 N がデクリメントされる。この時点ではイネーブル信号 E N B = 0 であるから、加算値セレクタ 13 は加算値 A D D として増分値 P D を選択する(109)

110)。加算の結果、REG <0の状態が維持される場合(112)、すなわちキャリCARが発生しない場合、イネーブル信号ENB=0に引き続き設定され(113)、逆にキャリCARが発生した場合にはイネーブル信号ENBは、続くステップ105においてレジスタ16から出力される。

【0054】従って、レジスタREG16の内容は、プリセット値であるML=-Lから始まって、増分値PDずつインクリメントされていく。このインクリメントの結果、ある時点で、REG<0の状態からREG<00に至る。REG<00に至ると、キャリCARがイネーブル信号ENBとして用いられENB=1となるから、加算値セレクタ13により加算値ADDとして減分値MC=2(S-L)が選択され、REGに加算される(109、111)。以上の動作は、ステップ108におりる計数値Nのデクリメント操作の繰り返しにより長軸カウンタ12の計数値Nが0となるまで繰り返し実行される(106、107)。

(10 【0055】なお、コントローラ01には長軸値L及び 短軸値SとしてそのX方向の値XL及びXS、コントローラ02にはそのY方向の値YL及びYSを、入力して いるため、Y方向のアドレスカウンタ04及び06は、 アドレスカウンタ03及び05が1回カウントアップするごとにカウントする。

【0056】以上説明した動作においては、キャリCA Rがあるか否か(REG≥0か否か)に応じ(112, 109)、REGへの加算値ADDが選択されている (110, 111)。 すなわち、キャリCARがイネー ブル信号ENBとして用いられ、その値に応じてREG をインクリメントするか(PDの加算)、デクリメント するか(MCの加算)を決定している。この様なREG の操作をDDA操作と呼ぶ。DDA操作においては、M L=-LにプリセットされているREGに、REG≧0 となるまで増分値PD=2Sが加算され、REG≥0と なると減分値MC=2 (S-L):負の値の加算により REGが一旦REG<0の状態に戻される。その後は、 再びREG≧0となるまで増分値PD=2Sが加算され る。この操作は、イネーブル信号ENBをオンさせるべ 40 きか否かを、増分値PD及び減分値MCによる増分計算 により決定する操作であるといえる。本実施例において は、この様なDDA操作によりイネーブル信号ENBを 発生させ、発生させたイネーブル信号ENBをリードア ドレスカウンタ03及び04(拡大時)又はライトアド レスカウンタ05及び06(縮小時)の制御に使用して いる。

【0057】次に、このようなコントローラ01又は02の動作を、具体例を用いて説明する。図4(a)には、本実施例のコントローラ01又は02にL=8.S
50=3を入力した場合の動作がタイミングチャートとして

20

40

50

17

8 1

示されている。

【0058】まず、ステップ101においてL=8、S=3が入力されると、演算器11の動作によって(102)、プリセット値MLが-8に、増分値PDが6に、減分値MCが-10に、それぞれ設定される。長軸カウンタ12にはNとして8が設定され(103)、REGには-8が、イネーブル信号ENBには0が設定される(104)。

【0059】長軸カウンタ12の計数値Nは、ステップ 108におけるデクリメント操作により、8から0まで デクリメントされる。イネーブル信号ENBの値がプリ セット時の値、すなわち0である間は、REGに増分値 PDが加算されるため(109, 110)、REGの値 は-8から-2へ、-2から+4へと変化する。REG の値が負である間はイネーブル信号ENBの値はOに維 持されるが (112, 113)、REGの値が+4にな るとイネーブル信号ENBの値は1に変化する(11 2, 114)。イネーブル信号ENBが1となるとステ ップ111においてREGにMC=-10が加算される ため、REGは+4から-6に変化する。これに伴い、 イネープル信号ENBの値は0に変化する(112,1 13)。以下同様に、この様な動作が継続して実行され る結果、イネーブル信号ENBの値は0、0、1、0、 1、0、0、1、0と変化することになる。

【0060】この様な動作によって生成するイネーブル 信号ENBをリードアドレスカウンタ03及び04に供 給することにより、拡大転送を実行できる。すなわち、 リードアドレスカウンタ03又は04にこのようなイネ ーブル信号ENBが供給されると、その内容はイネーブ ル信号ENBがオン(ENB=1)の時にインクリメン トされ、0、0、1、1、2、2、2、3、3の順で変 化する。この値をリードアドレスXRA又はYRAとし て用いると、リードアドレスが重複して発生しているた め(すなわち0が2回、1が2回…というように連続し て発生しているため)、ソース側フレームメモリ07か らの読み出しも同一アドレスのデータに対して重複して 実行されることとなる。一方で、ライトアドレスカウン 夕05及び06は単調に計数動作を実行しており、ライ トアドレスは0から順に8までインクリメントされる。 従って、リードアドレス 0、 0、 1、 1、 2、 2、 2、 3、3のデータが、ライトアドレス0、1、2、3、 4、5、6、7、8に書き込まれることとなる。

【0061】従って、本実施例によれば、例えば図4(b)に示されるように、矩形画像をソース側フレームメモリ07からディスティネーション側フレームメモリ08に拡大転送可能となる。図の例はL=8、S=3の例であり、左側はソース側フレームメモリ07上の矩形画像、右側はディスティネーション側フレームメモリ08上の矩形画像である。図中左下がXアドレス、Yアドレス(XA, YA)=(0,0)の原点であり、黒塗り

部分は重複してリードされ加えられた部分である。 図5 (a) には、本実施例のコントローラ01又は02に L=9、S=6を入力した場合の動作がタイミングチャートとして示されている。

【0062】まず、ステップ101においてL=9, S=6が入力されると、演算器11の動作によって(102)、プリセット値MLが-9に、増分値PDが12に、減分値MCが-6に、それぞれ設定される。長軸カウンタ12にはNとして9が設定され(103)、REGには-9が、イネーブル信号ENBには0が設定される(104)。

 $[0\ 0\ 6\ 3]$ 長軸カウンタ12の計数値Nは、ステップ108におけるデクリメント操作により9から0までデクリメントされる。初期的にはイネーブル信号ENBが0でありREGに増分値PDが加算されるため(109、110)、REGは-9から+3へと変化する。これに伴い、イネーブル信号ENBは1に変化する(112、114)。次にステップ109を実行する際にはENB=1であるから、REGに減分値MCが加算され(111)、REGは+3から-3に変化し、ENB=0となる(112、113)。以下同様に、この様な動作が継続して実行される結果、イネーブル信号ENBの値は0、1、0、1、1、0、1、1 と変化する。

【0064】この様な動作によって生成するイネーブル 信号ENBをライトアドレスカウンタ05及び06に供 給することにより、縮小転送を実行できる。すなわち、 ライトアドレスカウンタ05又は06にこのようなイネ ープル信号ENBが供給されると、その内容はイネーブ ル信号ENBがオン (ENB=1) の時にインクリメン トされ、0、1、1、2、3、3、4、5、5、6の順 で変化する。この値をライトアドレスXWA又はYWA として用いると、ライトアドレスが重複して発生してい るため(すなわち0が1回、1が2回…というように連 続して発生しているため)、ディスティネーション側フ レームメモリ08への書き込みも同一アドレスのデータ に対して重複して実行されることとなる。一方で、リー ドアドレスカウンタ03及び04は単調に計数動作を実 行するため、リードアドレスは0から順に9までインク リメントされる。従って、リードアドレス0、1、2、 3、4、5、6、7、8、9のデータが、ライトアドレ ス0、1、1、2、3、3、4、5、5、6に書き込ま れることとなる。

【0065】従って、本実施例によれば、例えば図5(b)に示されるように、矩形画像をソース側フレームメモリ07からディスティネーション側フレームメモリ08に縮小転送可能となる。図の例はL=9、S=6の例であり、左側はソース側フレームメモリ07上の矩形画像、右側はディスティネーション側フレームメモリ08上の矩形画像である。図中左下がXアドレス、Yアド

レス (XA、YA) = (0,0)の原点であり、黒塗り 部分は重複してリードされ減らされた部分である。

【0066】このように、本実施例によれば、矩形画像をソース側フレームメモリ07からディスティネーション側フレームメモリ08に拡大縮小転送できる。その際、長軸値Lと短軸値Sを与えDDA操作を実行し、その結果に基づきイネーブル信号ENBを発生させるようにしているため、拡大縮小転送の倍率を必要な任意の値にすることができ、正確な拡大縮小が可能になる。また、連続的拡大縮小時において倍率に応じたカウンタ設定等に係るオーバヘッドも生じない。

【0067】なお、以上の説明では、ソース側フレームメモリ07及びディスティネーション側フレームメモリ08をX、Y2次元のメモリとしていたが、これは一般にn次元(n>1)メモリでよい。

[0068]

【発明の効果】以上説明したように、本発明の矩形画像 の拡大装置によれば、ソース側フレームメモリ上にデー タとして格納されている矩形画像の一辺 (短軸) の長さ を短軸値として、この矩形画像を転送格納すべきディス ティネーション側フレームメモリの矩形領域の一辺(長 軸)の長さを長軸値として拡大転送制御手段に入力し、 短軸値及び長軸値に基づくDDAの緒元演算、DDAに よる読み出しアドレスカウンタの計数動作禁止タイミン グの決定、決定されたタイミングに基づく読み出しアド レスカウンタの計数動作の制御を実行するようにしたた め、使用者がソース側フレームメモリ上の矩形画像の一 辺の長さ及びディスティネーション側フレームメモリ上 の矩形領域の一辺の長さを入力するのみで、すなわち拡 大倍率を設定することなく、ソース側フレームメモリ上 30 にデータとして格納されている矩形画像をディスティネ ーション側フレームメモリ上に拡大して転送格納でき る。従って、倍率の丸め等による誤差の発生が回避され るため倍率を正確に制御可能になる。また、倍率設定に 伴うオーバヘッド、例えば拡大転送を連続的に実行する 場合のオーバヘッドが生じないため、拡大転送時のオー パヘッドを短縮できる。また、本発明の矩形画像の縮小 装置によれば、ソース側フレームメモリ上にデータとし て格納されている矩形画像の一辺(長軸)の長さを長軸 値として、この矩形画像を転送格納すべきディスティネ 40 ーション側フレームメモリの矩形領域の一辺 (短軸) の 長さを短軸値として縮小転送制御手段に入力し、長軸値 及び短軸値に基づくDDAの諸元演算、DDAによる読 み出しアドレスカウンタの計数動作禁止タイミングの決 定、決定されたタイミングに基づく読み出しアドレスカ ウンタの計数動作の制御を実行するようにしたため、使 用者がソース側フレームメモリ上の矩形画像の一辺の長 さ及びディスティネーション側フレームメモリ上の矩形 領域の一辺の長さを入力するのみで、すなわち縮小倍率

タとして格納されている矩形画像をディスティネーション側フレームメモリ上に縮小して転送格納できる。従って、倍率の丸め等による誤差の発生が回避されるため倍率を正確に制御可能になる。また、倍率設定に伴うオーバヘッド、例えば縮小を連続的に実行する場合のオーバヘッドが生じないため、縮小転送時のオーバヘッドを短縮できる。

【0069】本発明の画像処理装置によれば、ソース側フレームメモリ及びディスティネーション側フレームメモリを備える画像処理装置(例えばディスプレイ装置、プロッタ装置)に本発明の矩形画像の拡大装置又は縮小装置を採用するようにしたため、上述の効果が画像処理装置において得られる。また、本発明の矩形画像の拡大装置及び縮小装置を共に設けることも可能である。その場合、さらに、同一の回路を拡大転送制御手段及び縮小転送制御手段として使用でき、装置構成の肥大化を防止できる。

【0070】そして、本発明の矩形画像の拡大転送制御装置及び方法によれば、上述の拡大転送制御手段として 20 用い得る装置及び方法を実現できる。また、本発明の矩形画像の縮小転送制御装置及び方法によれば、上述の縮小転送制御手段として用い得る装置及び方法を実現できる。さらに、両者は、同一の回路構成で実現でき、拡大転送の場合には拡大転送制御装置として、縮小転送の場合には縮小転送制御装置として、切り換え使用できる。 【0071】加えて、本発明は、一般にn次元(nは2

以上の整数)メモリであるソース側フレームメモリ及び ディスティネーション側フレームメモリに適用できる。 【図面の簡単な説明】

30 【図1】本発明の一実施例に係る装置の全体回路構成を 示す図である。

【図2】この実施例においてコントローラとして使用されイネーブル信号を発生させる回路の構成を示す図である。

【図3】この実施例の動作の流れを示すフローチャートである。

【図4】この実施例における拡大転送動作の一例(L=8、S=3)を示す図であり、図4(a)はコントローラ及びアドレスカウンタの動作並びにリード/ライトデータの内容を示すタイミングチャートであり、図4

(b) はソース側フレームメモリ上の矩形画像とディスティネーション側フレームメモリ上の矩形画像の関係を、拡大転送時に重複発生により補ったデータを破線として示した平面図である。

【図 5 】 この実施例における縮小転送動作の一例(L=9, S=6)を示す図であり、図 4 (a) はコントローラ及びアドレスカウンタの動作並びにリード/ライトデータの内容を示すタイミングチャートであり、図 4

((b)はソース側フレームメモリ上の矩形画像とディスを設定することなく、ソース側フレームメモリ上の矩形画像とディスを設定することなく、ソース側フレームメモリ上にデー 50 ティネーション側フレームメモリ上の矩形画像の関係

21

を、縮小転送時に重複発生により欠落させたデータを破 線として示した平面図である。

【図6】一従来例に係る装置の全体回路構成を示す図である。

【図7】この従来例においてコントローラとして使用されイネーブル信号を発生させる回路の構成を示す図である。

【図8】この従来例の動作を示すフローチャートであ る。

【符号の説明】

- 01 X側のコントローラ
- 02 Y側のコントローラ
- 03 Xリードアドレスカウンタ
- 04 Yリードアドレスカウンタ
- 05 Xライトアドレスカウンタ
- 06 Yライトアドレスカウンタ
- 07 ソース側フレームメモリ
- 08 ディスティネーション側フレームメモリ
- 11 演算器
- 12 長軸カウンタ
- 13 加算値セレクタ
- 14 加算器

15 初期値セレクタ

16 レジスタ

L 長軸値

XL 長軸値のX値

YL 長軸値のY値

S 短軸値

XS 短軸値のX値

YS 短軸値のY値

ML プリセット値

10 PD 增分值

MC 減分値

N 長軸カウンタの計数値

REG レジスタの内容

ADD 加算値

CAR キャリ

ENB イネーブル信号.

XRA Xリードアドレス

YRA Yリードアドレス

XWA Xライトアドレス

20 YWA Yライトアドレス

DATA リード/ライトデータ

【図1】

【図2】

